tony e impara a leggere i siti invece di scrivere 20.000 messaggi.

Grazie!!!! (che cortesia.... :wink: :wink: )

ragazzi qualcuno sa in quali aule si svolgerà il 2° esonero?
sul sito non c'è scritto...
ciao e grazie

up, nessuno sa le aule della seconda prova di elettronica digitale? pensavo di essere impazzito a non trovarle sul sito, invece non sono l'unico

di questo il 3
http://www.dspvlsi.uniroma2.it/corsi/ed ... 7_2002.pdf

Ragazzi HELP :!: Qualcuno potrebbe spiegarmi come si fà questo benedetto esercizio 3! Cio'è con le mappe K nn riesco a farlo, forse le imposto male!!!

HELP!

prenditi il mio contatto MSN che provo a spiegartelo...poi son riuscito a capirlo con l'ultima lezione...

Ok!! Appena posso ti contatto! Thanks! :wink:

scusate ragazzi vorrei sapere se il prof ha fatto qualche esercizio sul completamento di diagrammi temporali con i flip flop e se li mette all'esame ... nn ho la più pallida idea di come si fanno sono stata all'ultima esercitazione ma non li ha spiegati ha fatto solo quella di esercitazione?

grazie delle risposte :*

ragazzi qualcuno sa in quali aule si svolgerà il 2° esonero?
sul sito non c'è scritto...
ciao e grazie

A 'sto punto sarebbe bello saperlo...
Il sito mi sembra offline... Probabilmente lo stanno aggiornando...

scusate ragazzi vorrei sapere se il prof ha fatto qualche esercizio sul completamento di diagrammi temporali con i flip flop e se li mette all'esame ... nn ho la più pallida idea di come si fanno sono stata all'ultima esercitazione ma non li ha spiegati ha fatto solo quella di esercitazione?

grazie delle risposte :*

Si, li dovrebbe mettere. Li abbiamo fatti alla prima esercitazione.

Allora: innanzittutto dipende se c'hai un flip-flop o un latch. Nel primo caso devi considerare solamente la salita o la discesa del clock, e vedere se entrata e uscita sono entrambi allo stesso livello (se no modifichi facendo passare un tempo t hi-low o low-hi che ti viene dato). Il latch è equivalente e solo che questo lavoro lo fai sempre fino a quando il clok è uno.
Scusa la sinteticità, debbo scappare, se non sono stato chiaro su qualcosa, chiedi.

Direttamente dal sito (appena aggiornato):

La seconda prova si terrà il giorno 14/07/2006 alle ore 15:00
A-C aula 2-PP2
D-L aula 3-PP2
M-PE aula 4-PP2
PI-Z aula 5-PP2

ciao :wink:

negli esercizi ci saranno solo flip flop di tipo d?
ho sentito dire così...
forse gle altri tipi saranno nelle domande,come ad esempio completare le tabelle 8)

negli esercizi ci saranno solo flip flop di tipo d?
ho sentito dire così...
forse gle altri tipi saranno nelle domande,come ad esempio completare le tabelle 8)

esatto... almeno anche io ho capito cosi
ciao

ci saranno gli a/d a doppia rampa , flash e ad approssimazioni successive

era una domanda (mi ero dimenticata il " ?" )

Si, in particolare ha detto che avrebbe messo alcune domande di teoria su quelli a doppia rampa.

Qualcuno ha chiesto al prof quando prevede che escano i voti di questo secondo esonero?

Grazie!

Qualcuno ha chiesto al prof quando prevede che escano i voti di questo secondo esonero?

Grazie!

Mi pare che a lezione disse... Martedì prossimo... Speriamo...
Comunque devono uscire prima del 21... Data del recupero... :wink:

cosa c'era in questo esonero? purtroppo non son potupo esser presente

iuuuuuuu c'è nessuno? ops:

cosa c'era in questo esonero? purtroppo non son potupo esser presente

grafico temporale di flipflop D + NOR
errore di quantizzazione
analisi e sintesi sia con numero minimo di porte che con 1 ff per stato
max frequenza di clock
tempo di hold di un circuito
completare la tabella delle uscite e del prossimo stato di un ff JK

ciao